AMD und IBM geben weitere Informationen zu Immersionslithographie und Ultra Low-k-Verfahren in der 45-nm- Chipherstellung bekannt

(Auszug aus der Pressemitteilung)

San Francisco, Dresden – 13. Dezember 2006 – Auf dem International Electron Device Meeting (IEDM) präsentierten IBM (NYSE: IBM) und AMD (NYSE: AMD) Details zum Einsatz von Immersionslithographie, Ultra-Low-k-Interconnect-Dielektrika und mehrerer verbesserter Transistor-Strain-Verfahren in der Herstellung der 45-nm-Mikroprozessor-Generation. AMD und IBM rechnen für Mitte 2008 mit der Verfügbarkeit der ersten 45-nm-Produkte, die unter Verwendung dieser Prozesse gefertigt werden.

Anzeige

„AMD und IBM sind die ersten Mikroprozessoren-Hersteller, die den Einsatz von Immersionslithographie und Ultra-Low-k-Interconnect-Dielektrika für die 45-nm-Technologiegeneration ankündigen. Damit bestätigen sie einmal mehr ihre Pionierrolle als Innovatoren im Bereich der Mikroprozessor-Prozesstechnologie“, erklärte Nick Kepler, Vice President of Logic Technology Development bei AMD. „Die Immersionslithographie ermöglicht uns einerseits ein verbessertes Mikroprozessor-Design sowie eine zuverlässige Fertigung. Andererseits können wir unseren Kunden weiterhin Produkte auf höchstem technologischen Niveau anbieten. Ultra-Low-k-Interconnect-Dielektrika werden die führende Position unserer Mikroprozessoren in Hinblick auf Performance-pro-Watt noch zusätzlich verbessern, wovon unsere Kunden profitieren. Diese Ankündigung ist ein weiterer Beleg für die erfolgreiche Forschungs- und Entwicklungsarbeit, die IBM und AMD gemeinsam leisten.“

In der aktuellen Prozesstechnologie wird konventionelle Lithographie genutzt, die zu erheblichen Einschränkungen bei Mikroprozessor-Designs jenseits der 65-nm-Prozesstechnologie-Generation führt. „Bei der Immersionslithographie wird der Raum zwischen dem Projektionsobjektiv des Stepper-Lithographiesystems und dem Wafer mit einer transparenten Flüssigkeit gefüllt. Diese wichtige Verbesserung des Lithographieprozesses ermöglicht eine erhöhte Tiefenschärfe und eine verbesserte Bildpräzision, die einen Beitrag zur Verbesserung der Performance auf Chip-Ebene und der Fertigungseffizienz leisten kann“, sagt Dr. Hans Deppe, Corporate Vice President und Geschäftsführer von AMDs Fertigungsstandort in Dresden. Mit dieser Immersions-Technik verschaffen sich AMD und IBM Produktionsvorteile gegenüber Mitbewerbern. Beispielsweise wird die Performance einer SRAM-Zelle um cirka 15 Prozent aufgrund dieses verbesserten Prozesses erhöht, ohne dass kostenaufwändigere Doppelbelichtungsverfahren erforderlich sind.

Darüber hinaus ist die Verwendung von porösen Ultra-Low-k-Dieleketrika zur Reduzierung der Interconnect-Kapazität und der Leitungsverzögerung ein kritischer Schritt zur weiteren Verbesserung der Mikroprozessor-Performance und zur Verringerung der Verlustleistung. Dieser Fortschritt wird durch die Entwicklung einer branchenführenden Ultra-Low-k-Prozessintegration ermöglicht, die die dielektrische Konstante der Interconnect-Dielektrik reduziert und gleichzeitig die mechanische Festigkeit wahrt. Darüber hinaus ermöglicht der Ultra-Low-k-Interconnet eine Reduzierung der leitungsbezogenen Verzögerung um 15 Prozent im Vergleich zu konventionellen Low-k-Dielektrika.

„Die Einführung von Immersionslithographie und Ultra-Low-k-Interconnect-Dielektrika in 45-nm-Verfahren ist ein erstes Beispiel des erfolgreichen Technologietransfers aus unserer innovativen Forschungstätigkeit am Albany Nanotech Center zur hochmodernen 300-mm-Fertigungs- und Entwicklungsstätte von IBM in East Fishkill, New York, sowie zum technologisch führenden 300-mm-Werk Fab 36 von AMD in Dresden“, kommentierte Gary Patton, Vice President, Technology Development im Semiconductor Research and Development Center von IBM. „Die erfolgreiche Integration von Spitzentechnologien in Prozesse von AMD und weiteren Partnern ist Beleg für die Stärke unserer Innovationspartnerschaften.“

Die ständige Verbesserung der Transistor-Strain-Techniken von AMD und IBM hat die laufende Erhöhung der Transistorleistung ermöglicht, während gleichzeitig die branchenweiten, geometriebezogenen Skalierungsprobleme im Zusammenhang mit der Umstellung auf 45-nm-Prozesstechnologien umgangen werden. Trotz der erhöhten Packungsdichte der Transistoren der 45-nm-Generation haben IBM und AMD eine 80-prozentige Steigerung des Ansteuerungsstroms des P-Kanal-Transistors und eine 24-prozentige Erhöhung des Ansteuerungsstroms des N-Kanal-Transistors im Vergleich zu nicht verspannten Transistoren nachgewiesen. Dieser Fortschritt führt zur höchsten bislang dokumentierten CMOS-Performance in einer 45-nm-Prozesstechnologie.

IBM und AMD arbeiten bereits seit Januar 2003 zusammen an der Entwicklung von Halbleiter-Fertigungstechnologien der nächsten Generation. Im November 2005 gaben die beiden Firmen eine Fortsetzung ihrer gemeinsamen Entwicklungsarbeit bis zum Jahr 2011 bekannt, die auch die 32-nm- und 22-nm-Prozesstechnologiegenerationen einschließt.

(Visited 1 times, 1 visits today)