IBM plant neue CPUs

Nun will auch IBM neue Prozessoren mit Geschwindigkeiten von 3.3GHz bis

hin zu 4.5GHz herstellen. Um jedoch solche Leistungen zu erreichen, sind
schon größere Modifikationen am Chip vorzunehmen.
Erstens die Leistungsaufnahme.
Schon bei einer Taktrate von nur einem Gigahertz emittieren die Prozessoren
enorme Hitze, die nur durch hohen Aufwand vom Prozessor abgeführt werden
können, sprich Wärmeleitpaste oder leistungsstarke Kühlkörper. Nun, die
neuen Chips von IBM sollen in der Lage sein, mit nur der Hälfte an Strom
etwa bis an das vierfache an Leistung zu erreichen.
Wow, hört sich ja schon
mal nicht schlecht an. Das alleine reicht jedoch noch nicht, um die Taktraten
so dermaßen in die Höhe zu schrauben, wie es IBM anscheinend vor hat. Da
muss dann noch an anderer Stelle nachgeholfen werden. Und das geschieht nun
quasi dort, wo der Flaschenhals einer herkömmlichen CPU zu finden ist, beim
sogenannten “Taktgeber”. In einem gewöhnlichen Chip ist der Quarz zentralisiert
für die Geschwindigkeit aller Schaltkreise verantwortlich. Zudem synchronisiert
er die Operationen des gesamten Chips. Der Taktgeber wartet darauf, das erst
alle Operationen im Chip abgeschlossen sind, bevor er den nächsten “Takt”,
die nächste “Runde” startet. Die Geschwindigkeit des Prozessors ist somit
auf die langsamste Operation beschränkt.
Was wäre nun, wenn man den Taktgeber
nicht zentral platziert sondern aufteilt, ihn einzelne Abschnitte des Chips
zuweist? Tja, eine gute Frage, und die Jungs von IBM meinten, dadurch hätte
man die Freiheit, schnellere Sektionen an Schaltkreisen zu erschaffen und
dadurch die Taktrate insgesamt zu erhöhen. Das würde dann auch die Stromaufnahme
erheblich reduzieren. Angeblich soll es bis zu solchen “Hochleistungs-Chips”
nicht mehr lange dauern, denn IBM plant schon ihre Einsätze in Web-Servern
und im Internetverkehr.

Nun, das hört sich ja alles gar nicht mal sooo übel
an, bleibt jedoch immer abzuwarten, ob sich da alles auch verwirklichen lässt,
denn was ist denn mit den langsamen Instruktionen im Chip? Kann man die denn
vernachlässigen? Oder werden etwa in Zukunft einfach keine “slow instructions”
mehr programmiert? Wäre das dann nicht ein Paradoxon? Nun, keine Ahnung,
bleibt abzuwarten, wie IBM das verwirklicht, was sie versprechen…
Quelle: cnet news