TSMC verkündet Durchbruch, der die Zukunft von 3D-IC neu definieren wird

(Auszug aus der Pressemitteilung)

SANTA CLARA, Kalifornien — TSMC (TSE: 2330, NYSE: TSM) kündigte heute auf dem TSMC 2023 OIP Ecosystem Forum den neuen offenen 3Dblox 2.0-Standard sowie wichtige Errungenschaften seiner Open Innovation Platform® (OIP) 3DFabric Alliance an. 3Dblox 2.0 bietet eine frühe 3D-IC-Designfähigkeit, die darauf abzielt, die Designeffizienz erheblich zu steigern. Die 3DFabric Alliance setzt weiterhin auf die Integration von Speicher, Substrat, Test, Fertigung und Packaging. TSMC treibt die Innovation von 3D-IC weiter voran und macht seine umfassenden 3D-Silizium-Stacking- und Advanced-Packaging-Technologien für jeden Kunden zugänglicher.

„Angesichts der zunehmenden Akzeptanz der Branche von 3D-IC und Innovationen auf Systemebene ist die Notwendigkeit einer branchenweiten Zusammenarbeit heute noch wichtiger als vor 15 Jahren, als wir OIP gestartet haben“, sagte Dr. L.C. Lu, TSMC-Fellow und Vice President des Geschäftsbereichs Design und Technologieplattform. „Während unsere Zusammenarbeit mit den Partnern des OIP-Ökosystems sich weiterhin gut entwickelt, befähigen wir Kunden, die führenden Prozess- und 3DFabric-Technologien von TSMC zu nutzen, um ein völlig neues Leistungsniveau und eine höhere Energieeffizienz für KI der nächsten Generation, Hochleistungsrechnen (HPC) und mobile Anwendungen zu erreichen.“

„Wir arbeiten eng mit TSMC an fortschrittlicher 3D-Packaging-Technologie zusammen, die es den nächsten MI300-Beschleunigern von AMD ermöglicht, branchenführende Leistung, Speicherplatz und Bandbreite für KI- und Supercomputing-Workloads zu bieten“, sagte Mark Fuselier, Senior Vice President für Technologie und Produktentwicklung bei AMD. „Zusammen mit den Partnern der 3DFabric Alliance hat TSMC ein umfassendes 3Dblox-Ökosystem entwickelt, das es AMD ermöglicht hat, die Markteinführungszeit für unser 3D-Chiplet-Produktportfolio zu verkürzen.“

3Dblox 2.0

Der im letzten Jahr eingeführte offene Standard 3Dblox zielt darauf ab, 3D-IC-Designlösungen für die Halbleiterindustrie zu modularisieren und zu optimieren. Durch die Beiträge des größten Ökosystems an Unternehmen ist 3Dblox zum entscheidenden Design-Enabler für die zukünftige Entwicklung von 3D-IC geworden.

Der neue, heute eingeführte 3Dblox 2.0 ermöglicht die Erkundung von 3D-Architekturen mit einer innovativen frühzeitigen Designlösung für Stromverbrauch- und thermische Machbarkeitsstudien. Erstmals in der Branche kann der Entwickler nun Stromdomänenspezifikationen und physikalische 3D-Konstruktionen in einer ganzheitlichen Umgebung zusammenführen und Strom- und Thermalsimulationen für das gesamte 3D-System durchführen. 3Dblox 2.0 unterstützt auch Funktionen zur Wiederverwendung von Chiplet-Designs, wie beispielsweise die Spiegelung von Chiplets, um die Designproduktivität weiter zu verbessern.

TSMC Fab innen

3Dblox 2.0 hat die Unterstützung wichtiger EDA-Partner gewonnen, was die Entwicklung von Designlösungen erlaubt, die alle 3DFabric-Angebote von TSMC vollständig unterstützen. Die umfassenden Designlösungen bieten Entwicklern entscheidende Einblicke, um frühzeitige Designentscheidungen zu treffen und beschleunigen den Designprozess von der Architektur bis zur endgültigen Implementierung.

TSMC hat auch das 3Dblox-Komitee ins Leben gerufen, das als unabhängige Standardgruppe organisiert ist und das Ziel hat, eine branchenweite Spezifikation zu erstellen, die die Systemgestaltung mit Chiplets von beliebigen Anbietern ermöglicht. Das Komitee arbeitet mit wichtigen Mitgliedern wie Ansys, Cadence, Siemens und Synopsys zusammen und verfügt über zehn technische Arbeitsgruppen zu verschiedenen Themen. Es schlägt Verbesserungen der Spezifikationen vor und sorgt für die Aufrechterhaltung der Interoperabilität von EDA-Tools. Entwickler können die neuesten 3Dblox-Spezifikationen nunmehr von der Website 3dblox.org herunterladen und mehr Informationen über 3Dblox und die Tool-Implementierung durch EDA-Partner finden.

Errungenschaften der 3DFabric Alliance

Als die ihrer Art nach erste Allianz in der Halbleiterindustrie ist die 3DFabric Alliance von TSMC im letzten Jahr enorm gewachsen und arbeitet daran, Kunden eine breite Palette bewährter Lösungen und Dienstleistungen für Halbleiterdesign, Speichermodule, Substrattechnologie, Tests, Fertigung und Packaging bereitzustellen. Das Unternehmen hat nun 21 3DFabric Alliance-Partner in der Branche, mit denen es Innovationsarbeit betreibt.

Kooperation bei Speichern: Generative KI und Anwendungen im Zusammenhang mit großen Sprachmodellen erfordern mehr SRAM-Speicher und eine höhere DRAM-Speicherbandbreite. Um diese Anforderungen zu erfüllen, hat TSMC eng mit seinen wichtigen Speicherpartnern, einschließlich Micron, Samsung Memory und SK hynix, zusammengearbeitet, um das rasche Wachstum von HBM3 und HBM3e voranzutreiben und generative KI-Systeme zu verbessern, indem mehr Speicherkapazität bereitgestellt wird.

Kooperation bei Substraten: TSMC hat erfolgreich mit den Substratpartnern IBIDEN und UMTC zusammengearbeitet, um eine Substratdesign-Technikdatei zu definieren, die das automatische Routing von Substraten für erhebliche Effizienz- und Produktivitätssteigerungen erleichtert. Das Unternehmen hat eine dreifache Zusammenarbeit mit Substrat- und EDA-Partnern initiiert, um eine zehnfache Produktivitätssteigerung durch automatisches Substrat-Routing zu erreichen. Die Zusammenarbeit beinhaltet auch Design-for-Manufacturing (DFM)-Verbesserungsregeln, um Hotspots in der Substratkonstruktion zu reduzieren.

Kooperation bei Tests: TSMC arbeitet eng mit Partnern für automatische Testausrüstung (ATE) wie Advantest und Teradyne zusammen, um verschiedene Herausforderungen bei 3D-Tests zu lösen und so den Ausbeuteverlust zu reduzieren und die Effizienz der Stromversorgung für Chiplet-Tests zu verbessern. Um einen Hochgeschwindigkeitstestzugriff für 3D-Stack-Tests über die funktionale Schnittstelle zu demonstrieren, arbeitet TSMC mit Synopsys und ATE-Partnern an einem Silizium-Demonstrator, um das Ziel einer 10-fachen Steigerung der Testproduktivität zu erreichen. Das Unternehmen arbeitet auch mit allen Design-for-Test (DFT)-EDA-Partnern zusammen, um effektive und effiziente Schnittstellentests zu gewährleisten.