Details zum Intel Timna

Auf dem Intel Developer Forum (IDF) sind auch ein paar Einzelheiten zum Celeron-Nachfolger Timna bekannt geworden. Der Heise-Newsticker berichtet, dass dieser Prozessor im ersten Halbjahr 2001 auf den Markt kommen soll. Nach unseren Informationen soll er sogar schon zu Beginn des nächsten Jahres erscheinen (siehe unten).

Wie der Celeron (II) ist er mit 128 KB integriertem L2-Cache ausgestattet, aber es werden noch weitere, sonst üblicherweise in Value-PCs auf dem Motherboard zu findende Komponenten in die CPU eingebaut. So soll ein Grafikcontroller integriert werden, der neben dem normalen RGB-Signal für Monitore auch einen Digital-Ausgang für Flachbildschirme und einen TV-Ausgang ermöglichen soll.

Außerdem wird eine Northbridge mit 400 MHz Rambus-Interface in den Chip eingebaut. Die Schnittstelle wird mit einem neuen Baustein namens MPT ausgestattet, damit auch SDRAM (aber nur maximal PC100 !) unterstützt wird. Bisher wurde diese Umsetzung von Rambus- auf SDRAM-Protokoll vom Memory Translator Hub (MTH) erledigt, der ja Anfang des Jahres wegen einiger Bugs in die Schlagzeilen geriet, die Intel veranlassten, Motherboards mit dem MTH vom Markt zurückzurufen.
Uns liegen weitere Informationen zum Timna aus gesicherter Quelle vor:
Demnach soll der Timna noch im ersten Quartal nächsten Jahres erscheinen, zunächst in Taktfrequenzen von 667 und 733 MHz. Im zweiten Quartal sollen dann Modelle mit 766 und 800 MHz folgen, wobei der 800er zunächst nur in wenigen Stückzahlen verfügbar sein wird.
In diesem zweiten Quartal 2001 soll auch der Mobile Timna+ präsentiert werden, den es zu Beginn gleich mit 733 MHz geben soll. Im Sommer soll dann ein 800 MHz Modell folgen.

Quelle: Heise