Rambus mit neuem Speicherbus

Rambus stellte auf der

ISSCC (International Solid-State Circuits Conference) eine neue Speicherschnittstelle vor.
Damit sollen Durchsatzraten von 2.2GB/s erreicht werden, das ist ca. 25% schneller als die schnellste bisher verwendete Schnittstelle.
Im folgenden sind die wesentlichen Veränderungen bei dieser Technik aufgeführt. Als erstes zu erwähnen ist die Verwendung eines zweiten Taktsignals. Dieses wird mit einem sog. DLL (delay-look loop) erzeugt, damit lässt sich das „in-system timing“ sehr genau einstellen. Ausserdem sind bessere Ausgangstreiber, welche den Spannungspegel durch eine geringere Rückkopplung verbessern, realisiert worden. Bei Prototypen sind sogar schon 2.6GB/s bei 1.8V Betriebsspannung gemessen worden.
Bei der QRSL (Quad Rambus Signaling Level) Technik ist eine Verbesserung von 25% in der Bandbreite zu verzeichnen.

Quelle: Silicon Strategies