Samsung Electronics entwickelt neuen, hoch effizienten Stacking-Prozess für DRAMs

(Auszug aus der Pressemitteilung)

Seoul, Korea, 23. April 2007 – Samsung Electronics Co. Ltd., Marktführer bei modernsten Halbleitertechnologielösungen, hat ein neuartiges Verfahren zum Stapeln – „Stacking“ – von DRAM-Chips mit Hilfe so genannter „Through Silicon Vias“ (TSV) entwickelt. Mit dem neuen Stackingverfahren lassen sich künftig noch schnellere und kleinere Speicher mit geringerem Stromverbrauch herstellen.

Anzeige

Das neue WSP-Gehäuse (Wafer-Level-Processed Stacked Package) enthält vier DDR2-DRAM-Chips mit jeweils 512 Mbit und bietet somit eine Speicherkapazität von 2 Gbit. Mit diesen auf TSV-Technologie basierenden 2 Gbit-DRAMs im WSP-Gehäuse kann Samsung erstmals die in PC’s gebräuchlichen unbuffered DIMMs (Dual In-Line Memory-Module) mit einer Kapazität von 4 GBytes herstellen. Mit Samsungs patentrechtlich geschützter WSP-Technologie lassen sich nicht nur Speicher mit kleineren Gehäuseabmessungen als bisher herstellen, sondern diese ermöglicht es den Chips zugleich noch schneller zu arbeiten und weniger Strom zu verbrauchen.

„Die innovative, TSV-basierte MCP-Stacking-Technologie (Multi-Chip Package) ist eine Packaging-Lösung der nächsten Generation, die die ständig steigende Nachfrage nach Speichern mit noch kleineren Abmessungen, höheren Geschwindigkeiten und größeren Speicherkapazitäten erfüllt,“ so Tae-Gyeong Chung, Vice President, Interconnect Technology Development Team, Memory Division, Samsung Electronics. „Darüber hinaus lassen sich die Leistungsvorteile unserer WSP-Technologie bei vielen unterschiedlichen Kombinationen von Halbleitergehäusen wie etwa System-in-Package-Lösungen nutzen, die Logik und Memory enthalten.“

Bei den zur Zeit angebotenen MCPs erfolgt die Verbindung zwischen den einzelnen, übereinander angeordneten Memory-Chips durch seitlich angebrachte Bond-Drähte. Zwischen den einzelnen Chips sind bei diesem Verfahren vertikale Abstände von mehreren zehn Mikrometern erforderlich. Außerdem benötigt der so genannte Wire-Bonding-Prozess horizontale Abstände zwischen Gehäuse und Chip von mehreren hundert Mikrometern, um die Bond-Drähte anbringen zu können. Im Gegensatz dazu werden bei Samsungs neuer WSP-Stacking-Technologie mit einem Laser mikroskopisch kleine Löcher vertikal durch die einzelnen Chips gebohrt und die direkte Verbindung der Speicher-Schaltkreise durch Befüllen mit Kupfer erzielt. Zusätzliche vertikale Abstände zwischen den Chips sind dabei nicht mehr erforderlich. Eliminiert werden auch die Bond-Drähte, die beim herkömmlichen Verfahren seitlich über die Chips hinausragen. Aufgrund dieser Platzvorteile bieten Samsungs WSP-Gehäuse nun wesentlich kleinere Abmessungen und Bauhöhen.

Im neuen WSP-Gehäuse befinden sich die TSVs innerhalb eines Aluminium-Kontakts um Leistungsminderungen durch eine Signalumverdrahtungsschicht zu vermeiden. Wegen der Komplexität des DRAM-Stackings stellt die TSV-Technologie eine wesentlich höhere Entwicklungsleistung dar, als dies schon beim ersten WSP-Gehäuse mit NAND-Flash-Chips der Fall war, welches bereits im vergangenen Jahr angekündigt wurde.

Man ging bisher davon aus, dass bei MCPs mit High-Speed Speicher-Chips wie etwa den 1,6 Gbps schnellen DRAMs der nächsten Generation Leistungseinbußen in Kauf genommen werden müssen, wenn die Verbindung der Chips mit herkömmlichen Technologien erfolgt. Samsungs WSP-Technologie beseitigt diese Bedenken.

Da die Rückseite des Wafers abgeschliffen wird, um dünnere Stacks mit mehreren Chips zu ermöglichen, bestand die Gefahr, dass sich die Wafer verbiegen und innerhalb der Chips mechanische Spannungen entstehen. Um bei der Entwicklung von flachen, High-Density-MCPs mit DRAM-Chips diese zusätzlichen Bedenken auszuräumen, nutzt Samsung seine patentrechtlich geschützte Wafer-Thinning-Technologie, die im vergangenen Jahr angekündigt wurde.

Weiterentwickelte Packaging-Lösungen werden immer wichtigere Voraussetzungen, um die Herstellung extrem schneller Speicherlösungen mit hoher Speicherkapazität zu ermöglichen. Samsungs neues Stacked-Package-Design unterstützt die rasch wachsende Nachfrage der Industrie nach Hochleistungs-Halbleiterlösungen mit hoher Speicherkapazität die Computersysteme der nächsten Generation für 2010 und die Jahre danach unterstützen.

(Visited 1 times, 1 visits today)