Intel: Details zu Nehalem

Neben Penryn hat Intel jetzt auch schon einige Eckpunkte zu den Nachfolgern verraten, den Prozessoren mit dem Codenamen “Nehalem”. Kommt der 45nm Penryn noch in diesem Jahr (zumindest für Server) und basiert zum Großteil auf der gleichen Mikroarchitektur wie aktuelle Core 2 CPUs, so wird der ebenfalls in 45nm gefertigte Nehalem eine neue Basis besitzen, auch wenn diese noch ihre Wurzeln in der Core Mikroarchitektur hat.

Pat Gelsinger von Intel nannte Nehalem die erste wirklich dynamisch skalierbare Mikroarchitektur, ohne das allerdings näher zu erläutern. So bleibt die wahre Bedeutung dieses Ausspruchs zunächst noch etwas im Unklaren, aber Gelsinger versprach, dass dies deutlich wird, wenn Intel in Zukunft weitere Details dazu veröffentlicht.
Jetzt bekannt gegeben wurde z.B., dass Nehalem über eine integrierte Speicherschnittstelle verfügen wird – wie der AMD Athlon 64. Intel zielt dabei auf DDR3 SDRAM, der wohl bei Einführung von Nehalem im Jahr 2008 Standard sein wird. Außerdem hat der gute alte Front Side Bus von Intel dann ausgedient. Intel wird bei Nehalem auf Punkt-zu-Punkt Verbindungen setzen – vermutlich ähnlich wie AMDs HyperTransport Technologie.
Damit nicht genug, wird Intel bei Nehalem Mainstream-Versionen auch einen Grafikkern in den Prozessor integrieren, was AMD mit dem Fusion ebenfalls plant. Wie diese Verschiebung der Grafik von der Northbridge zur CPU genau vollzogen wird, ob die Grafikfunktionen in den eigentlich Chip integriert werden oder einfach nur zusammen mit dem CPU-Kern in das Prozessorgehäuse wandern, ähnlich wie bei Intels Quad-Core Lösungen, die aus zwei Dual-Core CPUs in einem Package bestehen, ist noch unklar. Gelsinger sagte dazu nur, dass die Grafik “im Prozessorsockel” sein wird.
Mit Nehalem bringt Intel außerdem die Ende 2002 beim Pentium 4 eingeführte Hyper-Threading Technologie zurück. Vermutlich unter einem anderen Namen, aber das Prinzip bleibt das gleiche: jeder Nehalem-Kern kann zwei Threads gleichzeitig verarbeiten, so dass ein Quad-Core Nehalem acht Aufgaben parallel erledigen kann.
Pat Gelsinger nannte Nehalem eine “Multi-Level Shared Cache Architektur”. Einzelheiten blieben aus, aber da bereits aktuelle Dual-Core Prozessoren von Intel über einen für beiden Kerne gemeinsamen Level-2 Cache verfügen, dürfte hinter dem Begriff ein Level-3 Cache stecken, der z.B. in Quad-Core Versionen beiden Dual-Core Einheiten zur Verfügung steht. Auch AMD setzt bei seinem Quad-Core Design (Barcelona) auf einen Level-3 Cache.
Nehalem wird darüberhinaus neue, noch ungenannte Stromspartechnologien besitzen. Gelsinger nannte dies “Performance Enhanced Dynamic Power Management”.
Bei Nehalem ist das Design auf 45nm ausgerichtet, keine Reduzierung der Strukturbreiten von 65 auf 45 Nanometer wie beim Penryn. Damit sollen die Vorteile des feinereren Produktionsprozesses besser ausgenutzt werden können.
Nehalem kann einem Core, aber auch bis zu acht Kerne besitzen, mit ebenfalls skalierbarer Cache-Architektur. Das ermöglicht Intel, auf der Basis von Nehalem eine Vielzahl verschiedener Prozessormodelle anzubieten.
Nach Angaben von Pat Gelsinger ist Nehalem im Plan für einen Produktionsstart im nächsten Jahr.

Quelle: The Tech Report