Revolutionärer 3D-CCD-Speicher könnte KI-Memory-Problem lösen

Das belgische Forschungszentrum imec hat eine neue Speicherarchitektur vorgestellt, die das Potenzial besitzt, eines der größten Probleme moderner KI-Systeme grundlegend zu verändern. Die Forscher sprechen von der weltweit ersten 3D-Implementierung einer CCD-basierten Speicherarchitektur – einer Technologie, die ursprünglich aus Digitalkameras und wissenschaftlichen Bildsensoren stammt.

Der Ansatz kombiniert Eigenschaften von DRAM und NAND-Flash zu einer hybriden Speicherlösung und könnte langfristig den sogenannten „Memory Wall“-Flaschenhals in KI-Rechenzentren entschärfen. Denn das Problem aktueller Technik ist, dass GPUs oft länger auf Daten warten als sie berechnen.

Das ist kritisch insbesondere bei modernen KI-Modellen, die enorme Datenmengen verschlingen. In vielen AI-Trainingsclustern und Inferenzsystemen wird die eigentliche Rechenleistung inzwischen nicht mehr primär durch die GPU begrenzt, sondern durch die Geschwindigkeit, mit der Daten bereitgestellt werden können.

Dieses Problem wird als „Memory Wall“ bezeichnet: Speicherbandbreite reicht nicht aus, DRAM verbraucht enorme Energiemengen, Datenbewegungen kosten Zeit und Effizienz und KI-Beschleuniger warten häufig auf Speicherzugriffe. Genau hier setzt die neue 3D-CCD-Architektur von imec an.

CCD-Technologie (Charge-Coupled Device) ist keineswegs neu, worauf Techradar hinweist. Jahrzehntelang kamen CCDs in Digitalkameras, Broadcast-Kameras, wissenschaftlichen Sensoren und Astronomie-Systemen zum Einsatz, bevor sie weitgehend durch CMOS-Sensoren ersetzt wurden. Das Grundprinzip besteht darin, elektrische Ladungen physisch zwischen Halbleiter-Gates zu verschieben. Genau diese Methode nutzt imec nun für Speicheroperationen.

Die neue Architektur versucht, die Vorteile beider Welten zu kombinieren. Während DRAM sehr schnell, wiederbeschreibbar und teuer ist, bietet NAND-Flash hohe Speicherdichte, ist energieeffizient und günstig skalierbar.

Statt Speicherzellen wie bei klassischem DRAM flach nebeneinander anzuordnen, stapelt imec die Zellen vertikal – ähnlich wie moderne 3D-NAND-SSDs. Dadurch sollen mehrere Probleme klassischer DRAM-Technologien umgangen werden, nämlich hohe Leckströme, steigende Produktionskosten und stagnierende Skalierung bei der Speicherdichte.

Besonders spannend ist die Materialwahl. Die Forscher ersetzen herkömmliches Silizium durch IGZO (Indium Gallium Zinc Oxide). Dieses Material bietet mehrere Vorteile: geringere Leckströme, längere Datenerhaltung, bessere Eignung für 3D-Stacking sowie Verarbeitung bei niedrigeren Temperaturen. Gerade für extrem dicht gestapelte Speicherarchitekturen könnte das entscheidend werden.

Laut imec gelang bereits eine funktionierende Ladungsübertragung mit Geschwindigkeiten von über 4 MHz. Noch handelt es sich allerdings um frühe Prototypen mit wenigen gestapelten Ebenen. Das langfristige Ziel ist jedoch deutlich ambitionierter: Die Technologie soll ähnlich skalierbar werden wie NAND-Flash. Moderne NAND-Chips überschreiten inzwischen bereits die Marke von 200 Layern. Sollte sich der Ansatz übertragen lassen, könnte dies enorme Speicherdichten ermöglichen – weit über heutigen DRAM-Grenzen.

Ein weiterer Unterschied zu klassischem DRAM: Die neue Architektur arbeitet blockbasiert statt byteadressierbar. Laut imec sei das besser auf moderne KI-Anwendungen zugeschnitten, da KI-Workloads meist große Datenblöcke statt einzelner Speicherzugriffe verarbeiten. Maarten Rosmeulen, Program Director for Storage Memory bei imec, erklärt dazu: „Unsere 3D-CCD-Architektur wurde speziell für blockbasierten Datenzugriff entwickelt, was besser zu modernen KI-Workloads passt.“

Besonders interessant ist die mögliche Rolle als sogenannter CXL-Type-3-Speicher, denn die Forscher planen langfristig eine Integration über Compute Express Link (CXL) – den neuen Hochgeschwindigkeitsstandard für Speicher- und Accelerator-Anbindung. CXL gewinnt aktuell massiv an Bedeutung, da moderne KI-Modelle zunehmend größer werden als der lokale Speicher einzelner GPUs.

Hyperscaler und Cloud-Anbieter setzen deshalb verstärkt auf Speicher-Pooling, externe Accelerator-Speicher und disaggregierte Rechenzentren. Ein günstigerer, dichterer und energieeffizienterer KI-Speicher könnte hier enorme wirtschaftliche Auswirkungen haben.

Trotz des vielversprechenden Konzepts befindet sich die Technologie noch klar im Forschungsstadium. Zu den größten Herausforderungen gehören aktuell die Wärmeentwicklung, die Skalierung auf viele Layer, die Integration in bestehende Systeme, die Produktionskosten und die Langzeitzuverlässigkeit. Dennoch zeigt die Forschung deutlich, dass klassische Speicherarchitekturen langsam an ihre Grenzen stoßen.

Besonders bemerkenswert: imec sieht die Zukunft offenbar nicht mehr nur in der Weiterentwicklung bestehender DRAM- oder NAND-Technologien, sondern möglicherweise in einer komplett neuen Klasse hybrider Speicherlösungen. Sollte sich die 3D-CCD-Architektur tatsächlich als skalierbar und wirtschaftlich erweisen, könnte sie langfristig eine zentrale Rolle in zukünftigen KI-Rechenzentren spielen – und gleichzeitig die enormen DRAM-Kosten moderner KI-Infrastruktur deutlich senken.

Quelle: imec