AMDs Probleme mit CPU-Fehler

Weniger Opteron "Barcelona" ausgeliefert - Phenom bald in neuer Version

AMD hat mit einem Fehler in seinen Quad-Core Prozessoren zu kämpfen. CPUs sind komplexe Einheiten, da kommen viele Fehler vor, aber dieser macht AMD zu schaffen. Offenbar kann ein Bug im „Translation Lookaside Buffer“ (TLB) bei hoher CPU-Auslastung in bestimmten Fällen zu Datenverlust führen. Die Bedeutung dieses Fehlers wurde zunächst heruntergespielt, aber mittlerweile scheint er doch weitreichende Konsequenzen nach sich zu ziehen.

Anzeige

AMD verneint zwar einen Lieferstopp der Opteron (Barcelona) und Phenom Prozessoren mit vier Kernen, gibt aber zu, den Opteron nicht in großen Stückzahlen zu verkaufen, sondern nur für bestimmte Spezialinstallationen bzw. Kunden.
Man habe die Kunden nach eigenen Angaben über den Fehler im TLB vorab informiert und auch BIOS-Updates vor der Einführung des Phenom Mitte November bereit gestellt, mit denen dieser Bug umgangen wird. Allerdings wird berichtet, dass diese Abschaltung des TLB einen Leistungsverlust von mindestens 10 Prozent mit sich bringt. Trotzdem wird der Phenom weiter ausgeliefert.
Allerdings stellt AMD gleichzeitig neue Versionen der Quad-Core Prozessoren in Aussicht, die den TLB-Bug nicht mehr besitzen sollen. Der Hersteller nennt explizit die Opteron „Barcelona“ Modelle, die im ersten Quartal des nächsten Jahres ausgeliefert werden.
Auch der Phenom bekommt ein neues Stepping (B3) ohne diesen Fehler und AMD macht dies angeblich sogar anhand der CPU-Nummer deutlich. Nach diversen Berichten sollen Anfang 2008 die zunächst eingeführten Phenom 9500 (2,2 GHz) und Phenom 9600 (2,3 GHz) als Phenom 9550 und 9650 erhältlich sein – ohne TLB-Bug. Der auf das nächste Jahr verschobene Phenom 9700 (2,4 GHz) sowie weitere Modelle dürften gleich im B3-Stepping und ohne diesen Fehler auf den Markt kommen.

Der „Translation Lookaside Buffer“ (TLB) bestimmt, an welche Adressen im Cache die Programme schreiben dürfen. Der Fehler kann – vereinfacht ausgedrückt – auftreten, wenn Daten aus einem veralteten Eintrag im TLB des Level-2 Cache in den Level-3 Cache geschrieben werden sollen. Ist der Eintrag im L2-Cache nicht mehr aktuell, sind die Daten in L2- und L3-Cache nicht eindeutig. Sollte genau dann darauf zugegriffen werden, führt diese Inkonsistenz zu einem Stillstand des Systems.

Quelle: E-Mail

Frank Schräer

Herausgeber, Chefredakteur und Webmaster

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.