Neuer PCI-Bus Standard in Sicht?

Während die Prozessoren einen immer stärker werdenden Performance-Schub

Anzeige
erfahren, die Speicherchips mit höheren Taktraten angesprochen werden
können und sogar die Grafikkarten selbst (inklusive AGP-Bus) mehr
und mehr beschleunigt werden, sieht es bei den Methusalems der
Hardware – dem PCI-Bus – eher schlecht aus, was den Leistunszuwachs
angeht.

Seit seiner Einführung im Jahre 1992 ist der PCI-Bus zur wichtigsten Schnittstelle
für Audio, Videobearbeitung, Netzwerk und sonstige I/O-Karten.
Der PCI-Bus operierte da mit einer Taktfrequenz von gerade mal
33MHz sowie einem 32-Bit Bus mit einer maximalen Bandbreite von
133 MB/s. Klar der Fall, bei einem 486er war das ein geradezu
weltbewegender Schritt vom 8MHz ISA-Bus mit 16-Bit und lächerlichen
8 MB/s, leider ist das schon ganze 8 Jahre her. Das Problem ist,
das wir heutzutage von 160 MB/s Transferraten bei Festplatten, Gigabit
bezüglich Netzwerken. Die meisten FSB Frequenzen laufen unter 100MHz
bzw. unter 133MHz (bei AMD sind es schon 200MHz). Das widerspricht sich
doch irgendwie.

Die Erweiterung des PCI-Bus auf v2.2, und somit dann 66MHz, ist jedoch
nur ein Tropfen auf den heissen Stein. Der 64-Bit, 66MHz PCI-Bus hat
jetzt zwar eine maximale Bandbreite von immerhin 533 MB/s, doch im Hinblick auf
die aktuellen Prozessor- und FSB-Geschwindigkeiten, ist diese „Verbesserung“
wohl eher ein Patch. Es muss also ein neuer Standard her, welcher solch
eine Steigerung ermöglicht wie der PCI-Bus zum ISA…

Und so wurde PCI-X geboren. Von Compaq, HP und IBM ins Leben gerufen,
ist er entweder 32- oder 64-Bit breit und fährt mit 133MHz, was eine
maximale Bandbreite von 1066 MB/s erlaubt. Gleichzeitig wurde ein neues
PCI-Protokoll eingeführt, das PCI-X 1.0. Die Unterschiede zwischen
PCI 2.2 und PCI-X 1.0 sind folgendermaßen: die augenblickliche
PCI-Spezifikation benutzt das sogenannte „Immediate Protocol“ mit folgenden
Eigenschaften:

Sobald das Taktsignal eingeht, erzeugt der Sender ein Signal auf
dem Bus, welches aussagt, mit welchem Gerät er jetzt kommunizieren
will. Das Signal wird dann vom Bus zu den einzelnen Slots geleitet.
Sobald das Taktsignal abgeschlossen wird, muss der Empfänger das
Signal vom Sender decodiert und einen Ausgang geöffnet haben, bevor
das nächste Taktsignal kommt. Beim zweiten Zyklus antwortet der
Empfänger dem Sender und der Datentransfer kann beginnen. Das bedeutet,
dass der Empfänger innerhalb eines Taktes, falls erforderlich,
antworten muss. Das Ganze funktioniert wunderbar bei 33MHz, jedoch
bei Erhöhung der Taktgeschwindigkeit ist die Wahrscheinlichkeit
sehr hoch, dass es zu Fehlern und verlorenen Datenpaketen kommt.
Bei 66MHz sind es nur noch 3.5 Nanosekunden, die der Empfänger Zeit
hat, um das Sender-Signal zu decodieren und zu beantworten.

PCI-X 1.0 hingegen benutzt das „Register-to-Register“ Protokoll.
Wie zuvor auch strahlt der Sender ein Signal an den Empfänger ab, mit
welchem er in Verbindung treten möchte. Das Signal wird nun vom Bus
an ein Register (Flip-Flop) geschickt und hält das Signal solange
im Speicher, bis es im nächsten Zyklus benötigt wird. Nun hat der
Empfänger einen kompletten Taktzyklus zeit, das Signal zu decodieren
und entsprechend zu reagieren. Beim dritten Zyklus antwortet der
Empfänger dann und der Datenaustausch kann beginnen. Mit anderen
Worten, falls eine Transaktion nun beim jetzigen PCI-Bus 20 Zyklen benötigen
würdee, müsste man bei PCI-X mit 21 rechnen für den extra Zyklus.

Klar, nun denkt sich jeder, was soll der Schwachsinn, ich brauch ja
nun wesentlich mehr Zyklen. Naja, wir laufen aber nicht bei 33MHz
sondern eben bei 133MHz, knapp 4 mal schneller also. Ein 33MHz Bus
benötigt 600 Nanosekunden für 20 Zyklen, bei 133MHz PCI-X sind es lediglich
150 Nanosekunden.

Was der neue PCI Standard nun noch so alles leistet, kann man dann
genauestens hier nachlesen.

Quelle: Hip Hardware

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.